

คณะวิศวกรรมศาสตร์
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

การสอบประจำภาคการศึกษาที่ 1

ปีการศึกษา 2560

รหัสและชื่อวิชา .010123107 Logic Design of Digital System

ตอน 1

สอบวันที่ 29 พฤศจิกายน 2560

เวลา 09.00 – 12.00 น..

ชื่อนักศึกษา.....

ชื่ออาจารย์ผู้สอน DNA

รหัสประจำตัวนักศึกษา.....

คำสั่งข้อสอบ

1. ข้อสอบมีทั้งหมด 6 ข้อ 11 หน้า (รวมหน้าปก) คะแนนเต็ม 50 คะแนน
2. ให้ทำทุกข้อ ลงใน ข้อสอบ
3. การสอบเป็นแบบ เปิดตำรา
อนุญาตให้ใช้เครื่องคำนวณตามที่คณะฯ กำหนด
4. ห้ามนักศึกษาออกจากห้องสอบก่อนเวลา ๑ ชั่วโมง
5. ห้ามเปิดหรือทำข้อสอบก่อนได้รับอนุญาตโดยเด็ดขาดและต้องปฏิบัติตามคำสั่งของข้อสอบอย่างเคร่งครัด
6. ไม่อนุญาตให้เข้าห้องน้ำระหว่างการสอบ ยกเว้นกรณีเกิดเหตุฉุกเฉิน
7. ห้ามนำข้อสอบ หรือคัดลอกข้อสอบออกจากห้องสอบ มิฉะนั้นจะถือว่าเป็นการทุจริตในการสอบ

การทุจริตในการสอบถือเป็นความผิดร้ายแรง มีโทษสูงสุด
ให้พ้นสภาพการเป็นนักศึกษา

ชื่อ-สกุล.....รหัสนักศึกษา.....

1. จงเขียนโค้ด VHDL เพื่อสังเคราะห์ให้ได้ฟังก์ชันการทำงานดังต่อไปนี้

สร้างวงจรแปลงสัญญาณ Binary Code เป็น Gray Code และ Gray Code เป็น Binary Code ขนาด 4 บิต โดยมี I/O ดังนี้

- I เป็นขาที่รับสัญญาณอินพุตขนาด 4 บิต
- BG เป็นขาที่ควบคุมฟังก์ชันการแปลงข้อมูล เมื่อเป็น '1' จะทำการแปลงสัญญาณอินพุต Binary Code เป็น Gray Code หากเป็น '0' จะทำการแปลงสัญญาณอินพุต Gray Code เป็น Binary Code
- Y เป็นขาเอาต์พุตขนาด 4 บิต

*** แนะนำ ***

แนวคิดในการแปลงอินพุต Binary Code เป็น Gray Code และ Gray Code เป็น Binary Code ขนาด 4 บิต

Binary Code (B) เป็น Gray Code (G)

$$G[0] = B[1] \text{ xor } B[0]$$

$$G[1] = B[2] \text{ xor } B[1]$$

$$G[2] = B[3] \text{ xor } B[2]$$

$$G[3] = B[3]$$

Gray Code (G) เป็น Binary Code (G)


$$B[0] = G[0] \text{ xor } B[1]$$

$$B[1] = G[1] \text{ xor } B[2]$$

$$B[2] = G[2] \text{ xor } B[3]$$

$$B[3] = G[3]$$

ผลการทำงานของโค้ด VHDL ที่ต้องสังเคราะห์ (ผลการจำลองการทำงานของวงจรแบบ Concurrent signal assignment statement)



.....รหัสนักศึกษา.....

เขียนโค้ดเพื่อสังเคราะห์วงจรแนวคิดในการแปลงอ
 Binary Code ขนาด 4 บิตโดยให้เขียนในรูปแบบ Co

.....รหัสนักศึกษา.....

เขียนโค้ดเพื่อสังเคราะห์วงจรแนวคิดในการแปลงอ
 Binary Code ขนาด 4 บิตโดยให้เขียนในรูปแบบ Co

.....รหัสนักศึกษา.....

เขียนโค้ดเพื่อสังเคราะห์วงจรแนวคิดในการแปลงอ
 Binary Code ขนาด 4 บิตโดยให้เขียนในรูปแบบ Co

ชื่อ-สกุล.....รหัสนักศึกษา.....

2. จงตอบคำถามต่อไปนี้ (10 คะแนน)

2.1 จากโค้ด VHDL ให้นักศึกษาวาดรูปวงจรดิจิทัลที่สังเคราะห์ เมื่อมองในรูปแบบ RTL Viewer (5 คะแนน)


```
1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity add_gen is
5  | generic ( N : integer := 4 );
6  | port( a, b : in std_logic_vector(N-1 downto 0);
7  |       c_in : in std_logic;
8  |       c_out : out std_logic;
9  |       sum: out std_logic_vector(N-1 downto 0) );
10 | end add_gen;
11
12 architecture data_flow of add_gen is
13 | component full_add
14 | | port(
15 | |     a , b, c_in : in std_logic;
16 | |     c_out, sum  : out std_logic);
17 | | end component;
18 | signal x : std_logic_vector(N downto 0);
19
20 | begin
21 |     x(0) <= c_in;
22 |     adder: for i in 0 to N-1 generate
23 |         adder: full_add port map( a(i), b(i), x(i), x(i+1), sum(i));
24 |     end generate;
25
26 |     c_out <= x(N);
27 | end data_flow;
```

```
1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity full_add is
5  | generic ( N : natural := 4 );
6  | port(
7  |     a , b, c_in : in std_logic;
8  |     c_out, sum  : out std_logic);
9  | end full_add;
10
11 architecture data_flow of full_add is
12 | begin
13 |     c_out <= ((a xor b) and c_in) or (a and b);
14 |     sum  <= (a xor b) xor c_in;
15 | end data_flow;
```

ชื่อ-สกุล.....รหัสนักศึกษา.....

พื้นที่ในการวาดรูปวงจรดิจิทัลที่สังเคราะห์ เมื่อมองในรูปแบบ RTL Viewer ในข้อ 2.1

2.2 จากโค้ด VHDL ให้นักศึกษาเขียน Timing diagram ของสัญญาณเอาต์พุต c_out, sum[3] – sum[0] เมื่อป้อนสัญญาณอินพุตดังรูป (5 คะแนน)




วาดรูปสัญญาณลงที่นี่

ชื่อ-สกุล.....รหัสนักศึกษา.....


3. อธิบายหลักการทำงานของวงจรดังต่อไปนี้ว่ามีหลักการทำงานอย่างไร นำไปใช้ประโยชน์อะไร พร้อมวาดสัญญาณ Timing diagram ของสัญญาณเอาต์พุตเมื่อป้อนสัญญาณอินพุตตามที่กำหนด (10 คะแนน)

3.1 (2 คะแนน)



วาดรูปสัญญาณลงที่นี่

3.2





(2 คะแนน)

วาดรูปสัญญาณลงที่นี่

ชื่อ-สกุล.....รหัสนักศึกษา.....

3.3 จากรูปเป็นโครงสร้างของวงจร Debounce สวิตช์ปุ่มกด หากกำหนดให้ N-bit Counter เป็นส่วนที่ทำหน้าที่นับสัญญาณ clk เมื่อ SCLR ไม่ Active และหากมีค่าการนับสัญญาณ clk เท่ากับ 5 แล้วค่า Cout จะมีค่าลอจิกเป็น '1' ในกรณีอื่นเป็น '0' ให้นักศึกษาวาดสัญญาณ Timing diagram ของการทำงานวงจรดังกล่าวในส่วนของ dff[1], dff[0] และ result ให้ครบถ้วน (6 คะแนน)




วาดรูปสัญญาณลงที่นี่

[Handwritten signature]

ชื่อ-สกุล.....รหัสนักศึกษา.....

4.2 วาดรูปสัญญาณ Timing diagram ของสัญญาณเอาต์พุต (Q) จากข้อ 7.1 เมื่อป้อนสัญญาณอินพุต ดังรูป (3 คะแนน)




5. จากโค้ด VHDL ต่อไปนี้ให้วาดรูปสัญญาณ Timing diagram ของสัญญาณเอาต์พุต (q) เมื่อป้อนสัญญาณอินพุต ดังรูป (5 คะแนน)

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  entity UUUU_4_bit is
4  port(
5      clk,load  : in std_logic;
6      pi       : in std_logic_vector(3 downto 0);
7      q        : out std_logic := '0');
8  end UUUU_4_bit;
9  architecture impl of UUUU_4_bit is
10     signal t : std_logic := '0';
11     signal temp: std_logic_vector(3 downto 0) := "0000";
12 begin
13     process (clk,pi,load)
14     begin
15         if (CLK'event and CLK='1') then
16             if (load='1') then
17                 temp <= pi;
18             else
19                 t <= temp(3);
20                 temp(3 downto 1) <= temp(2 downto 0);
21                 temp(0) <= '0';
22             end if;
23         end if;
24     end process;
25     q <= t;
26 end impl;

```

ชื่อ-สกุล.....รหัสนักศึกษา.....



วาดรูปสัญญาณลง

ชื่อ-สกุล.....รหัสนักศึกษา.....

6. จงตอบคำถามต่อไปนี้ (5 คะแนน)

6.1 รูปแบบการเขียนโค้ดVHDL สำหรับสร้างวงจรดิจิทัลแบ่งได้ 3 ประเภท มีอะไรบ้าง และอธิบายความแตกต่างในแต่ละกรณี (3 คะแนน)

6.2 Sensitivity List ในภาษาVHDL จะใช้กับประโยคหรือโครงสร้างแบบใด และใช้เพื่อวัตถุประสงค์ใด

(2 คะแนน)